PATENT ABSTRACTS OF JAPAN

(11) Publication number: 57164618 A

(43) Date of publication of application: 09.10.82

(51) Int. CI

H03K 3/02 H03K 17/04 H03K 17/30

(21) Application number: 56049863

(22) Date of filing: 01.04.81

(71) Applicant:

MATSUSHITA ELECTRIC IND CO

_TD

(72) Inventor:

INOUE MICHIHIRO
MATSUZAWA AKIRA

(54) COMPARATOR CIRCUIT

(57) Abstract:

PURPOSE: To reduce the blind sector level to make it high-precision and shorten the delay of latch release to make it high-speed, by flowing always minute currents to a pair of differential amplifying transistors TRs and a pair of latch TRs.

CONSTITUTION: A slight current is flowed to latch TRs 8 and 9 by a resistance 16 even when a switching TR 13 is turned off. Since a pair of latch TRs are a positive feedback circuit essentially, a slight positive feedback is applied to a differential amplifying circuit equivalently, and the gain is increased considerably when an input signal is minute. Consequently, the blind sector level of the whole of the comparator is reduced. A resistance 15 is provided to keep the potential of the connection point (point A) between emitters of differential amplifying TRs 10 and 11 and the collector of a TR 12 in the steady state even when the switching TR 12 is turned off, and thus, latch is released quickly.

COPYRIGHT: (C)1982,JPO&Japio

BEST AVAILABLE COM

(19) 日本国特許庁 (JP)

①特許出願公開

⑩ 公開特許公報 (A)

昭57—164618

60Int. Cl.3 H 03 K 3/02 識別記号

广内整理番号 7631 - 5 J7105 - 5 J

7105-5 J

昭和57年(1982)10月9日 **63公開**

門真市大字門真1006番地松下電

発明の数 審査請求 未請求

器産業株式会社内

人 松下電器産業株式会社

門真市大字門真1006番地

(全 3 頁)

17/04 17/30

60コンパレータ回路

昭56-49863 20特

昭56(1981) 4月1日 29出

眀 者 井上道弘 79発

> 門真市大字門真1006番地松下電 器産業株式会社内

個代 理 人 弁理士 中尾敏男

⑫発 明 者 松沢昭

願

外1名

2 .. .

BEST AVAILABLE COPY

1、発明の名称

コンパレータ回路

2、特許請求の範囲

(1) 差動増巾トランジスタ対と、前記差動増巾ト ランジスタ対の出力をラッチ動作により保持する ラッチトランジスタ対と、前記差動トランジスタ 対と前記ラッチトランジスタ対との間で動作電流 をストロープ信号によりスイッチする電流スイッ チトランジスタを備え、前記差動トランジスタ対 と前記ラッチトランジスタ対に常時微少電流を流 すことを特徴とするコンパレータ回路。

(2) 微少電流用として電流スイッチトランジスタ 対の各々トランジスタのコレクタ・エミッタ間に 抵抗を並列に設けたことを特徴とする特許請求の 範囲第1項に記載のコンパレータ回路。

3、発明の詳細な説明

本発明は高速のコンパレータ(比較)回路に関 するもので、特にA/D変換器等に用いられるコ ンパレータ回路をより高速化しようとするもので ある。

②出

第1図に、並列型A/D変換器等に用いられる 最も簡単なストロープコンパレータの従来の例を 示す。

第1図において、1は電源端子で正の電圧を印 加する。2および3は入力端子でA/D変換器の 場合、いずれか一方にアナログ入力信号が印加さ れ、他方に基準電圧が印加される。4,5はスト ロープパルス印加端子で、サンプリング速度に対 応したストロープパルスを各々逆位相で印加する。 6,7は負荷抵抗である。8,9はラッチトラン ジスタでデータをホールドする。10,11は差 動増市トランジスタで、入力信号と基準電圧との 大小を比較して増巾する。12,13は電流切換 え用のスイッチングトランジスタで、 電流 源1 4 の電流を、ストロープパルスに応じて差動増巾ト ランジスタかラッチトランジスタに切換えて流す 働きをする。

次に第1図のコンパレータの動作を説明する。 合、端子4に"ハイ"の状態のパルスが印加され、 端子 5 化 "ロー"の状態のパルスが印加されていると電流源 1 4 で決められた電流 I o は 1 2 の トランジスタを介して差動トランジスタ 1 O 、入地市の大部のの時には、が増にして、大部のでは、が増にして、大部のでは、が増にして、大部のでは、大神のでは、大神のないないが、大神のでは、大神のでは、大神のでは、大神のないは、大神のないは、大神のないは、大神のないは、大神のないが、大神のないは、大神のないないは、大神のないは、大神のないは、大神のないは、大神のないないは、大神のないは、大神のないは、大神のないは、大神のないないは、大神のないは、大神のないは、大神のないは、大神のないないはないないないは、大神のないないないは、大神のないは、大神のないは、大神のないないないは、大神のないは、大神のないはないはないないはな

とのコンパレータを高速の並列型 A / D 変換器 に用いるには、高精度化と高速化とが要求されるが、高精度化については入力オフセット電圧と、不感帯レベルが問題である。入力オフセット電圧 は、ベースエミッタ間電圧 V B E のパランキにか 存するために回路的に解決することが困難である。 - 方不感帯レベルは第1図の回路で I ο を160μA

5.

述の高精度化と高速化とを同時に達成しょうとするものである。第2図に本発明の実施例を示し、 この実施例に基づいて説明する。

第2図において、1~14までは第1図のそれらと同一の構成要素である。1 5は差動増巾トランジスタ1 0 · 1 1 に常時電流を流すための抵抗を流すための抵抗である。つまり第2図のための抵抗である。つまり第2図のなる。つまり第2図のなる。つまり第2図のなる。つまり第2図のはないでは、第1図の例においては、差動増巾とフスタ1 0 · 1 1 にもラッチトランジスタ8 · 9 に電流が流れている点である。

まず抵抗1 8 により、トランジスタ1 3 がオフの期間にもラッチトランジスタ8 ,9 に若干の電流が流れる。ラッチトランジスタ対は本来正帰還回路であるから、差動増巾回路にわずかの正帰還

負荷抵抗を 3 K Ω とすると、 500μ V ~ 1 mV 程 度であり、入力ダイナミックレンジ1 ~ 2 V ~ 1 10 ビット程度の分解能の A ~ 1 D 変換器を構成しようとすると、 $\frac{1}{2}\sim 1$ L S B ~ 1 に不感帯レベルが近づいてしまうことになる。

これを改善するには、差動増巾回路の利得を上げればよいが、消費電流を増加させたり、負荷抵抗を増すことによるスピードの低下をきたすために好ましくない。

他方高速化については、このような回路ではラッチ状態から解除される時の遅延時間が問題となる。この遅延時間は差動トランジスタ1 O , 1 1 のペース・コレクタ間容量に依存する。したがって VBE のパラツキを押えるためにトランジスタの面積を大きくすると遅延時間は増大する。

つまり従来のコンパレータにおいては、高精度 化と高速化とは矛盾する関係にあり、このどちら も改善するコンパレータが期待されているわけで ある。

したがって本発明はコンパレータにおいて、前

6 ...

がかかったことになり、入出力特性は第3図のBに示すように入力信号が微少な時は利得が大巾に増大する。この第3図においてAは従来のコンドレータの場合である。すなわちAの場合には出えるのに必要なVin が大きいのに対し、Bの場合には見かけ上の利得を増大させているのでわずかの入力信号でよいことになり、コンバレータ全体の不感帯レベルを小さくすることができる。

との接続点(A点)の電位が定まらず、電荷がたまった状態になっている。したがって、トランジスタ12がオンになっても、A点の電位が定常状態になり、完全にラッチが解除するまでに遅れが生じることになる。しかるに抵抗15を設けることにより、トランジスタ12がオフの時でもA点の電位は定常状態にしておくことが可能となる。

ここで抵抗15 および16 に流す電流は定電流源14で流す全電流の10~20 %程度が適当である。

以上本発明によれば、不感帯レベルを小さくし 高精度化し、ガフラッチ解除の遅れを短かくする ことにより高速化をはかったコンバレータを容易 に構成することができる。

4、図面の簡単な説明

第1図は従来のコンパレータを示す回路図、第2図は本発明のコンパレータの一実施例を示す回路図、第3図は本発明のコンパレータの効果を説明する図である。

1 ……電源端子、 3 …… 入力信号端子、4, 5 …… ストロープパルス印加端子、8, 9 …… ラッチトランジスタ、10,11 ……差動増巾トランジスタ、12,13 …… スイッチングトランジスタ、15,16 ……抵抗。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名

BEST AVAILABLE COPY

第 1 図





